客户成果 | 北航&致真存储《IEEE Trans. Magn.》：致真精密仪器可靠性测试设备支撑SOT-MRAM磁抗扰度研究-致真精密仪器（青岛）有限公司

首页

客户成果 | 北航&致真存储《IEEE Trans. Magn.》：致真精密仪器可靠性测试设备支撑SOT-MRAM磁抗扰度研究

发布时间：

2026-06-04

近日，北京航空航天大学集成电路科学与工程学院赵巍胜教授团队联合致真存储（北京）科技有限公司，在SOT-MRAM磁屏蔽封装与抗磁干扰可靠性研究方面取得重要进展。相关研究以“Investigation of Magnetic Immunity of SOT-MRAM with Shielding Package”为题被《IEEE Transactions on Magnetics》接收，DOI为10.1109/TMAG.2026.3687530。该期刊是面向磁学基础物理、磁性材料、应用磁学、磁性器件及磁数据存储等方向的国际期刊，是MRAM等磁性存储与自旋电子器件研究的重要发表平台之一。

该研究依托致真精密仪器自旋芯片可靠性测试设备，对采用非对称双层磁屏蔽封装的SOT-MRAM器件开展磁抗扰度测试，获取了不同外部磁场强度与方向下MRAM阵列逐Bit读写状态及失效分布。基于实测数据并结合三维有限元仿真，研究系统揭示了强磁场下“条带状失效（Stripe-shaped failure）”的形成机制，为SOT-MRAM高可靠抗磁封装设计提供了可量化的优化依据。

▲《IEEE Transactions on Magnetics》期刊论文截图。

▲致真精密仪器磁性芯片可靠性测试设备用于SOT-MRAM 磁抗扰度测试（左侧）及测试获取的不同磁场强度与方向下的阵列失效模式分布图（右侧）。测试结果清晰呈现了随磁场增强，垂直于磁场方向的“条带状失效”由中心向边缘扩展的演变规律。

一、面向高可靠MRAM应用，磁抗扰度验证成为关键环节

SOT-MRAM兼具高速、低功耗和高写入耐久性等特点，在智能计算、航空航天、工业控制等场景中具有重要应用潜力。但MRAM基于磁矩翻转实现信息存储，外部磁场可能诱发非预期状态翻转并导致数据错误。因此，磁抗扰度不仅是器件可靠性评价的重要指标，也是封装结构设计必须验证的关键环节。

为提升磁抗扰度，工程上通常采用坡莫合金等高磁导率材料，在芯片上下表面构建双层磁屏蔽结构。论文指出，在实际封装中，顶部屏蔽层受引线键合焊盘净空限制，往往无法完全覆盖芯片表面，从而形成“上小下大”的非对称双层屏蔽结构。该结构能够满足封装工艺需求，但也会改变上下屏蔽层之间的磁通分布，并在强磁场条件下带来潜在的芯片级失效风险。

二、致真精密仪器设备提供稳定、可控、可复现的测试平台

论文实验中的被测器件为基于110 nm CMOS工艺制备的SOT-MRAM芯片。研究团队在芯片上下侧组装坡莫合金屏蔽层，并使用致真精密仪器开发的可靠性测试设备开展磁抗扰度测试，在不同磁场方向和强度下对器件失效行为进行表征。

在该测试平台中，均匀磁场、样品姿态调节、宽温区环境控制以及高速电学读写采集形成协同能力。论文记录，平台可在水平面内提供最高2000 Oe的均匀磁场；被测器件安装在可实现三轴旋转的测试座上，使面内磁场能够相对于样品任意取向；FPGA板卡通过柔性扁平电缆连接并产生40 MHz SPI驱动信号，同时采集测试结果。上述能力使研究团队能够将磁场方向、磁场强度、温度环境与阵列级读写结果对应起来，获得用于失效机制分析的高通量实测数据。

三、设备指标与研究需求形成对应关系

对于磁性存储器件可靠性研究而言，实验平台不仅需要提供外部磁场，更需要在可控空间内稳定、准确地施加磁场，并同步完成电学读写和失效位图采集。致真精密仪器自旋芯片可靠性测试设备的关键能力如下：

能力维度	关键指标
磁场加载能力	X轴最高磁场强度≥±2000 Oe
磁场均匀性	X轴磁场均匀性≤±1%@2000 Oe@φ35 mm球形空间
零场控制	零磁场下磁场真实值≤0.15 Oe
磁场监测	磁场监测分辨率≤10 μT
角度调节	θ轴调整范围±180°，旋转精度≤1°，具备绝对位置编码器
温度环境	Socket内部温度范围-55℃~170℃，测试座耐温-60℃~170℃
无磁测试座	Socket测试座采用无磁材质，适用于磁性芯片测试场景

这些指标共同构成面向MRAM、磁传感器等磁性芯片的可靠性测试能力：通过强磁场、均匀场和角度可调的励磁条件，结合温控、无磁测试座与电学测试环境，支撑芯片在多环境条件下开展快速、无损、批量化检测。

四、从实测失效图谱到物理机制与封装优化

在外部磁场作用下，论文观察到SOT-MRAM阵列会出现与磁场方向垂直的条带状失效。以-y方向磁场为例，当磁场强度由270 Oe升至290 Oe时，失效条带逐渐由中心向外扩展；在+x、+y、-x、-y等不同方向磁场下，失效条带始终与磁场方向保持垂直。

论文进一步通过三维有限元仿真解释了该现象的物理来源：在非对称双层屏蔽结构中，外部磁力线初期主要由尺寸更大的底部屏蔽层引导。随着磁场增强，底部屏蔽层中心区域更容易率先发生磁饱和，后续磁力线被迫在上下屏蔽层之间“跳跃”，在芯片中心区域形成局部漏磁通路径，进而触发MTJ阵列翻转并形成条带状失效。

基于实测与仿真结果，研究团队进一步评估了顶部屏蔽层尺寸、厚度、水平偏移量、上下屏蔽层间距以及屏蔽层弯曲等因素对屏蔽效果的影响。论文指出，屏蔽层几何尺寸、对准精度和层间距需要协同优化，才能在MRAM封装中获得稳健的抗磁干扰能力。例如，在顶部屏蔽层存在50 μm偏移的仿真条件下，偏移一侧的屏蔽效果增强，而相对一侧的屏蔽效果变差；减小顶部屏蔽层厚度会削弱屏蔽效果；增大芯片厚度会使底部屏蔽层对芯片的保护变弱；屏蔽层弯曲也会在特定磁场方向下影响屏蔽性能。这些结论将失效现象进一步转化为可用于封装设计优化的工程变量。

研究还区分了两类失效来源：中心区域失效对应屏蔽层磁饱和引发的漏磁通路径，边缘区域失效则与屏蔽层边缘几何结构导致的磁场集中有关。由此，失效位图不再只是测试结果呈现，而成为理解封装失效机制、指导结构优化的重要依据。

五、面向科研与量产验证的设备价值

本次客户成果表明，面向先进磁性存储器件，可靠性测试设备的价值不仅体现在单一指标输出，更体现在“磁场-角度-温度-电学读写-位图采集”的系统集成能力。致真精密仪器自旋芯片可靠性测试设备为研究团队提供了可控强磁场环境与阵列级失效数据采集能力，使SOT-MRAM在磁屏蔽封装结构下的失效行为能够被准确观察、量化和解释。

对于MRAM研发、封装方案评估和磁性芯片可靠性验证而言，这类测试平台可以帮助研发团队建立宏观测试条件与微观器件失效模式之间的对应关系，从而缩短从“发现异常”到“定位机制”再到“优化设计”的闭环周期。